"수직 쌓기로 한계 극복"···SK하이닉스, '차세대 D램 로드맵' 공개

사진=SK하이닉스 제공

SK하이닉스가 장차 회사의 30년을 이끌 차세대 D램 기술 로드맵을 공개했다. 10나노 이하에서 구조와 소재, 구성 요소의 혁신을 바탕으로 한계를 돌파하겠다는 복안이다.

10일 SK하이닉스에 따르면 차선용 미래기술연구원장(CTO)은 일본 교토에서 8일부터 12일까지 진행되는 IEEE VLSI 심포지엄 2025에서 지속 가능한 혁신 방향성을 제시했다.

차선용 CTO는 기조연설 중 "현재의 테크 플랫폼을 적용한 미세 공정은 점차 성능과 용량을 개선하기 어려운 국면에 접어들고 있다"면서 "4F² VG 플랫폼과 3D D램 기술을 준비해 기술적 한계를 돌파하겠다"고 말했다.

4F² VG 플랫폼은 D램의 셀 면적을 최소화하고 수직 게이트 구조를 통해 고집적, 고속, 저전력 D램을 구현하도록 하는 차세대 메모리 기술이다. 현재 6F² 셀이 일반적이지만, 4F² 셀과 함께 회로부를 셀 영역 아래로 배치하는 웨이퍼 본딩 기술을 적용하면 셀 효율은 물론 전기적 특성까지 개선되는 효과를 기대할 수 있다고 회사 측은 설명했다.

차 CTO는 3D D램도 차세대 D램 기술의 핵심 축으로 제시했다. 업계에서는 이 기술의 제조 비용이 적층 수에 비례해 증가할 것으로 보고 있지만, SK하이닉스는 기술 혁신을 통해 이를 극복하고 경쟁력을 확보하겠다는 청사진을 수립했다.

아울러 차 CTO는 구조적 혁신을 넘어 핵심 소재와 D램 구성 요소 전반의 기술을 고도화해 새 성장 동력을 확보하겠다는 계획도 공유했다.

차 CTO는 "2010년 전후만 하더라도 D램 기술은 20나노가 한계라는 전망이 많았으나 지속적인 기술 혁신을 통해 현재에 이르게 됐다"면서 "앞으로 D램 기술 개발에 참여할 젊은 엔지니어의 이정표가 될 중장기 기술 혁신 비전을 제시하고, 업계와 협력해 D램의 미래를 현실로 만들겠다"고 덧붙였다.