"반도체 패키징 특허 TSMC 2946건, 삼성 2404건"무어의 법칙 한계···웨이퍼 생산성 올리는 패키징 주목패키팅 팀까지 꾸린 삼성, "비욘드 무어는 패키징"
반도체 성능이 2년마다 두 배씩 늘어난다는 이른바 '무어의 법칙'에 한계가 오면서 패키징 기술력이 각광받는 추세다. 삼성전자는 반도체 공정 개발 속도가 이전보다 늦어지고 있다고 판단하며 패키징을 '비욘드 무어(Beyond Moore)'가 될 것으로 내다봤다. 이를 위해 전문적인 팀까지 구성해 패키징을 기술력을 끌어올리고 있다.
3일 로이터는 글로벌 특허정보업체 렉시스넥시스(LexisNexis)의 자료를 인용해 "TSMC가 고급 칩 패키징과 관련된 가장 광범위한 특허를 개발했으며 그 뒤를 삼성전자와 인텔이 뒤쫓고 있다"고 밝혔다. 렉시스넥시스에 따르면 TSMC는 2946건의 패키징 특허를 보유하고 있으며 삼성전자와 인텔은 각각 2404건, 1434건을 보유 중이다.
로이터는 "고급 칩 패키징은 최신 칩 설계에서 최대 성능을 끌어내는 중요한 기술이며 비즈니스 경쟁사 입장에선 매우 중요하다"고 설명했다. 그러면서 "세 회사 모두 2015년경부터 첨단 패키징 기술에 꾸준히 투자해 왔다"며 "이들 기업은 가장 복잡하고 진보된 칩을 제조하는 기술을 가지고 있는 세계 유일의 회사"라고 전했다.
시스템 반도체 시장은 크게 설계→생산→패키징으로 나뉘어 있다. 애플, 퀄컴, 엔비디아, AMD 등 반도체 설계(팹리스) 기업의 반도체를 삼성전자와 같은 파운드리 기업이 대신 생산하는 식이다. 대만의 ASE, 미국 앰코(AMKOR) 등이 패키징 외주기업(OSAT)으로 분류되나 패키징이 파운드리 기술력을 좌우할 정도로 중요해져 파운드리 기업이 패키징 작업을 직접 하는 추세다. 반도체 업계에선 설계부터 생산까지를 전 공정, 패키징은 후공정으로도 분류한다.
패키징은 반도체 칩을 외부의 충격이나 습기 등으로부터 보호할 수 있도록 감싸고 전기적인 신호가 들어갈 수 있는 단자를 만드는 작업을 뜻한다. 웨이퍼를 낱개의 칩으로 자르는 웨이퍼 소잉을 시작으로 절단된 칩을 PCB(인쇄회로기판) 위에 올린 후 칩들을 서로 연결해 원하는 형태의 패키지 모양을 만들기 위한 몰딩(Molding) 등의 과정을 거친다. 첨단 반도체일수록 회로를 구성하는 트렌지스터의 수가 늘어나게 되는데 패키징 작업이 미숙할 경우 웨이퍼 생산성이 떨어지게 된다.
강성철 한국반도체디스플레이기술학회 선임연구위원은 "대만은 전부터 후공정에 강점을 보여왔고 OSAT 분야도 대만 회사들이 우세하다"며 "파운드리 공정은 3나노, 2나노로 진화하고 있으나 무어의 법칙에 한계가 오면서 패키징이 파운드리 기업의 핵심 경쟁력으로 꼽히고 있다"고 말했다. 그러면서 "메모리 반도체는 다이(하나의 칩이 되는 구간) 사이즈에 맞게 패키징을 해왔으나 최근에는 팬아웃처럼 다이보다 면적을 크게 하고 2.5D(차원), 3D 패키징 등 어드밴스드 패키징으로 변모하고 있다"고 덧붙였다.
삼성전자는 올해 1분기부터 패키징 관련 기술 및 제품 개발 등을 담당하는 AVP(어드밴스드패키징)팀을 출범시키며 패키징 사업에 힘을 주고 있다. AVP 사업팀장 강문수 부사장은 무어의 법칙 한계를 지적하며 "반도체 기술 한계를 극복하기 위해 비욘드 무어가 필요하다"며 "비욘드 무어 시대를 이끌 수 있는 것이 첨단 패키지 기술"이라고 강조하기도 했다.
또 삼성전자는 최근 파운드리 포럼을 통해 최첨단 패키지 협의체 MDI(Multi Die Integration) 얼라이언스(Alliance)를 출범해 비욘드 무어 시대를 주도하겠다고 밝혔다. 응용처에 따른 차별화된 패키지 솔루션을 개발하고 2.5, 3차원 이종집적 패키지 기술 생태계 구축을 통해 적층 기술 혁신을 이어가겠다는 계산이다.
뉴스웨이 김현호 기자
jojolove7817@newsway.co.kr
저작권자 © 온라인 경제미디어 뉴스웨이 · 무단 전재 및 재배포 금지
댓글