삼성, '비장의 무기' 3나노 드디어 출하···TSMC 반격 나선다

미세화 반도체 생산 위한 차세대 GAA 기술 채택

3나노 생산으로 고객 확보에 유리한 전환점 맞이

내년 3나노 2세대, 25년 2나노 반도체 생산 예정

삼성전자 파운드리사업부 (좌측부터) 정원철 상무, 구자흠 부사장, 강상범 상무가 화성캠퍼스 3나노 양산라인에서 3나노 웨이퍼를 보여주고 있다. 사진=삼성전자 제공

삼성전자가 지난달부터 대량생산에 들어갔던 세계 최초 '3나노(㎚)' 반도체 제품을 오는 25일 출하식을 통해 공개하면서 글로벌 파운드리 시장 대응에 본격 나선다.

1나노는 10억분의 1m 사이즈로 보통 머리카락 10만분의 1 굵기에 불과하다. 반도체를 만들 때 회로 선폭이 얇아 보다 작은 면적에 더 많은 회로를 그릴 수 있어 생산성이 높아진다.

7나노와 5나노 공정 제품 양산에서 글로벌 파운드리(반도체 위탁생산) 1위 TSMC에 뒤쳐졌던 삼성전자가 이번 3나노 제품을 세계 최초로 양산하면서 초미세공정에서 TSMC를 앞질러 고객 확보에 유리한 전환점을 맞을지 주목된다.

앞서 삼성전자는 4나노 공정에서도 수율 면에서 TSMC 대비 밀렸다는 평가를 받는 등 파운드리 경쟁력 논란을 사기도 했다.

22일 정부와 업계에 따르면 삼성전자는 다음 주 경기도 화성캠퍼스의 제조센터에서 게이트올어라운드(GAA) 기술을 기반으로 한 3나노 반도체 제품의 첫 공정 양산 출하식을 개최할 예정이다.

평택이 아닌 화성에서 생산되는 이번 3나노는 상대적으로 작은 규모의 생산이 이뤄진 것으로 보인다. 삼성전자의 최고급 장비는 평택에 있고 화성은 제조 기술을 개발하는 곳이기 때문이다.

일각에선 10나노 이하의 미세공정이 진행되면서 기존 핀펫(FinFET) 기술로는 더 이상 미세화하기 쉽지 않다는 시각이 우세했다. 삼성전자는 3나노 이하 공정을 극복하기 위해 차세대 트랜지스터 기술 GAA를 3나노 공정에 적용했다.

삼성전자가 세계 최초로 적용한 차세대 GAA 기술은 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널(Channel) 4개면을 게이트(Gate)로 감싼 형태다. 기존 핀펫 기술은 채널 3개면을 둘러싼 형태다.

삼성전자의 3나노 GAA 1세대 공정은 5나노에 비해 전력 소비를 최대 45%까지 줄이고 성능을 23% 향상시키며 면적을 16% 줄일 전망이다.

GAA 기술은 핀펫보다 공정 미세화에 따른 트랜지스터 성능 저하 극복, 빠른 데이터 처리 속도와 높은 전력 효율 등으로 차세대 반도체 핵심 기술로 꼽힌다.

특히 삼성전자는 TSMC를 따라잡기 위해 내년 2세대 3나노, 2025년 2나노 반도체 생산을 시작할 것으로 보인다. 이는 기술력에서 우위를 확보해 TSMC의 점유율을 단기간에 따라잡겠다는 의미로 해석된다.

업계에서는 3나노 2세대가 전력 소비를 50% 감소, 30% 성능 향상, 면적을 35% 줄일 것으로 내다봤다.

3나노 공정으로 제품을 생산하려면 고객 확보도 중요한 과제다. 특히 스마트폰의 두뇌로 불리는 모바일 애플리케이션프로세서(AP) 주문을 따오는 것이 핵심이다. 삼성전자가 4나노 공정에서 수율 확보에 실패하면서 퀄컴 등 핵심 고객 일부가 이탈한 것으로 알려졌다.

시스템온칩(SoC·System on Chip)는 내달 초 선보일 갤럭시S23 시리즈에서 사용될 것으로 예상된다.

TSMC는 내달 안으로 핀펫 기반 3나노 칩 제조를 시작할 계획이다. 2025년에는 GAA 기술을 적용한 제품을 양산할 수 있을 것으로 보인다.

대만 시장조사업체 트렌드포스는 올해 1분기 기준 전세계 파운드리 시장에서 TSMC가 점유율 53.6%로 1위, 삼성전자가 16.3%를 기록하면서 양사간 격차가 37.3%포인트에 달했다.

한편 이번 출하식에는 이창양 산업통상자원부 장관과 경계현 삼성전자 사장을 비롯한 임직원 등이 참석할 예정이다. 삼성전자는 이번 출하식을 통해 3나노 공정 제품을 공개하고 관련 기술에 대한 경과를 보고한다. 삼성전자가 만든 3나노 공정 첫 제품은 비트코인 채굴용 팹리스(반도체 설계기업)가 주문한 것으로 알려졌다.