이정배 삼성전자 사장 "11나노급 D램, 업계 최대 수준 집적도 달성할 것"

삼성전자 메모리사업부장 이정배 사장. 사진=삼성전자 반도체 뉴스룸

삼성전자가 D램과 낸드플래시의 직접도를 극한의 수준으로 높이고 차별화된 솔루션을 제안해 새로운 시장을 열어 가겠다는 포부를 밝혔다.

이정배 삼성전자 메모리사업부장(사장)은 오는 20일 미국 실리콘밸리에서 개최되는 '삼성 메모리 테크데이 2023'을 앞두고 삼성전자 반도체 뉴스룸에 '삼성 메모리의 혁신, 무한한 가능성을 열다'라는 제목의 기고문을 게재했다.

이 사장은 기고문에서 "앞으로 다가올 10나노 이하 D램과 1000단 V낸드 시대에는 새로운 구조와 소재의 혁신이 매우 중요하다"며 "D램은 3D 적층 구조와 신물질을 연구개발하고 있으며 V낸드는 단수를 지속 늘리면서도 높이는 줄이고 셀 간 간섭을 최소화해 업계에서 가장 작은 셀 크기를 구현하는 당사의 강점을 지속 고도화해 나갈 것"이라고 말했다.

삼성전자는 V낸드의 입출력(I/O) 스피드를 극대화하기 위해 신구조 도입을 준비하는 등 새로운 가치 창출을 위한 차세대 혁신 기술도 착실히 개발 중이다.

이 사장은 "현재 개발 중인 11나노급 D램은 업계 최대 수준의 직접도를 달성할 것"이라며 "9세대 V낸드는 더블 스택 구조로 구현할 수 있는 최고 단수를 개발 중이다. 내년 초 양산을 위한 동작 칩을 성공적으로 확보했다"고 언급했다.

삼성은 향후 고용량 D램 라인업을 지속 확대해 1TB 용량의 모듈까지 구현할 수 있는 솔루션으로 확장한다는 방침이다. 최근 삼성전자는 업계 최고 용량인 32Gb DDR5 D램 개발에 성공했다.

AI시대에 고객에게 새로운 가치를 제공할 수 있는 핵심 제품인 HBM에서도 최상의 솔루션 공급을 위해 노력하고 있다. 삼성전자는 현재 HBM3을 양산 중이고 차세대 제품인 HBM3E도 정상 개발 중이다.

이 외에도 저전력 제품인 LPDDR D램은 하이케이 메탈 게이트 공정을 적용해 고성능을 구현하는 동시에 모듈 형태로 구현한 LPDDR5X CAMM2 솔루션으로 PC 시장은 물론 향후 데이터센터로 응용처를 확대할 계획이다.

이 사장은 "메모리 병목현상 개선을 위해 데이터 연산 기능을 메모리 칩 내부 혹은 모듈 레벨에서 구현하는 PIM, PNM 기술을 HBM, CMM 등의 제품에 적용해 데이터 연산 능력을 획기적으로 개선하는 동시에 전력 효율을 높이는 데 집중할 것"이라고 말했다.

한편 삼성전자는 미래 준비를 위해 고부가 제품과 선단 공정 생산 비중을 높이고 초거대 AI 등 신규 응용처에 대한 메모리 수요에 적기 대응해 사업 가치를 높이는데 집중한다는 방침이다.

이 사장은 "투자는 지속하면서 수요 변동성과 메모리 제품간 긴 생산 리드타임을 극복하기 위해 메모리 라인 운영을 고도화해 나갈 것"이라며 "기흥캠퍼스에 첨단 반도체 R&D 라인을 구축하는 등 미래에 대한 투자를 이어 가도록 하겠다"고 밝혔다.