삼성전자, 2나노 공정 승부수···파운드리 '게임 체인저' 나선다(종합)

삼성 파운드리 포럼 개최···2나노에 BSPDN 적용

전류 배선층 후면에 배치해 전력 효율 최대치로

AI 칩 수주 늘었다···'턴키' 앞세워 TSMC 맹추격

12일(현지시간) 미국 실리콘밸리에서 열린 '삼성 파운드리 포럼 2024'에서 최시영 삼성전자 파운드리 사업부장 사장이 기조연설을 하고 있다. 사진=삼성전자 제공

"가장 중요한 건 AI 구현을 가능하게 하는 고성능·저전력 반도체다"

12일(현지시간) 미국 실리콘밸리에서 '삼성 파운드리 포럼'이 개최된 가운데 최시영 삼성전자 파운드리 사업부 사장은 AI를 중심으로 모든 기술이 혁명적으로 변하고 있다며 이같이 강조했다.

신기술 적용 공식화···미세회로 구현 ↑

이날 삼성전자는 기존 파운드리 로드맵에서 새로운 공정을 적용하겠다고 전했다. 2027년 2나노(㎚·1나노=10억 분의 1m) 도입을 계획한 상태에서 BSPDN(Back Side Power Delivery Network. 후면전력공급 기술)도 함께 적용하겠다고 밝힌 게 대표적이다.

2019년 유럽 최대 종합반도체 연구소 imec(아이멕)이 최초 고안한 BSPDN은 전류 배선층을 웨이퍼 후면에 배치해 전력과 신호 라인의 병목 현상을 개선한 기술을 뜻한다. 일반적으로 웨이퍼 전면에는 전류 배선층과 신호를 전달하는 회로가 함께 배치되는 전면전력공급(FSPDN) 구조로 만들어지는데 회로가 미세화하면서 이를 한 면에 새기기 어려워졌고 새기더라도 노이즈가 발생할 수 있는 문제가 있다.

반면 BSPDN은 배선층과 회로를 분리하기 때문에 웨이퍼를 앞뒤로 사용할 수 있어 보다 세밀한 회로를 새길 수 있고 전력 효율을 최대치로 끌어올릴 수 있는 장점도 있다. 삼성전자는 BSPDN이 적용된 2나노 공정을 'SF2Z'로 명명했는데 SF2Z 공정이 기존 2나노 대비 PPA(Power·Performance·Area, 소비전력·성능·면적)를 개선할 수 있고 전류의 흐름을 불안정하게 만드는 '전압강하' 현상을 대폭 줄일 수 있다고 강조했다.

또 이를 통해 고성능 컴퓨팅 설계 성능을 향상시킬 수 있다고 덧붙였다. 삼성전자 관계자는 "AI 시대에 필요한 고성능 칩들이 다양하게 나오고 있는데 팹리스(설계) 기업들이 원하는 새로운 반도체를 회사의 반도체 솔루션으로 구현할 수 있을 것"이라고 말했다.

삼성 AI 토탈 솔루션. 사진=삼성전자 제공

'턴키' 효과 시작···TSMC, 쫓아갈까

당초 업계에선 삼성전자가 이번 포럼에서 1나노 공정 도입 시기를 앞당기는 '깜짝 발표'를 예상했다. 세계 1위 파운드리 기업인 TSMC와 더불어 미국의 인텔에 이어 일본 라피더스까지 '나노 경쟁'에 뛰어들었기 때문이다. 하지만 삼성전자는 메모리-파운드리-패키지로 이어지는 원스톱 턴키(일괄) 능력을 갖춘 종합 반도체 기업(IDM)으로서의 강점을 극대화하는 전략을 내세웠다.

삼성전자는 "3개 사업 분야 간 협력을 통해 고성능·저전력·고대역폭 강점을 갖춘 통합 AI 솔루션을 선보여 고객의 공급망을 단순화하는 데 기여 하는 등 편의를 제공하고 제품의 시장 출시를 가속화할 것"이라며 "통합 AI 솔루션을 활용하는 고객은 칩 개발부터 생산에 걸리는 시간을 약 20% 단축할 수 있다"고 설명했다.

턴키 서비스를 통해 TSMC와의 점유율을 좁히는 효과가 생길지 주목되는 부문이다. 시장조사업체 트렌드포스에 따르면 올해 1분기 파운드리 시장에서 TSMC의 점유율은 61.7%, 삼성전자는 11%를 기록했다. 양사의 점유율 격차는 전 분기 49.9%포인트에서 50.7%포인트로 확대된 상태다. 다만 삼성전자는 올해 AI 제품 수주 규모가 전년 대비 80% 성장해 턴키 효과가 나타나고 있다고 전했다.