대만으로 날아간 삼성·SK, '맞춤형 HBM' 전략 뜯어보니

아시아 최대 반도체 포럼 '세미콘 타이완' 참가

삼성, HBM4 원스톱 솔루션 강조···TSMC 견제

SK-TSMC, 청사진 구체화···"용량·대역폭 증가"

그래픽=이찬희 기자

삼성전자와 SK하이닉스가 세계 1위 파운드리(위탁생산) 기업 TSMC의 본진이 있는 대만을 찾았다. 아시아 최대 반도체 포럼 '세미콘 타이완'에 참석하기 위한 것으로 양사는 이곳에서 HBM(고대역폭 메모리) 비전을 공유할 예정이다. 특히 양사가 올해 말부터 본격 양산을 계획한 HBM4는 파운드리 공정을 필수적으로 활용하게 되는데 삼성전자는 TSMC를 견제함과 동시에 파운드리 기술력을 알리는 반면 SK하이닉스는 TSMC와의 협력을 구체화할 계획이다.

4일 업계에 따르면 타이베이 난강 전시센터(Taipei Nangang Exhibition Center)에서 열린 '세미콘 타이완 2024'는 오는 6일까지 개최된다. TSMC, 미디어텍, 마이크로소프트(MS), 어플라이드 머티리얼즈, 인피니언 등 반도체 산업을 선도하는 글로벌 1100여 개 기업이 참가한다. 삼성전자에선 이정배 메모리사업부장 사장이, SK하이닉스는 김주선 AI인프라 담당 사장이 4일 열리는 CEO(최고경영자) 서밋(Summit) 대표 연사로 나설 예정이다.

국제반도체장비재료협회(SEMI)는 "CEO 서밋은 'AI의 장기적 기회와 시너지'라는 주제로 토론이 이뤄질 예정"이라며 "포럼 하이라이트는 삼성전자가 처음으로 대만에서 연사로 참석하는 것"이라고 소개했다. 이어 "삼성전자는 이 자리에서 최신 기술을 발표하는 것 외에도 TSMC와 직접 토론을 나눌 예정"이라고 밝혔다.

이 사장은 4일 오후 '메모리 기술 혁신을 통한 미래로의 도약'을 주제로 발표한다. 그는 현장에서 6세대 HBM인 HBM4 기술 전략을 발표하는 것으로 알려졌다. HBM4는 이전 세대와 달리 고객들의 요구 조건이 반영되는 맞춤형 제품으로 생산되기 때문에 이 사장은 삼성전자의 메모리-파운드리 융합 효과를 설명할 것으로 전망된다.

기존 HBM은 패키지 내 최하단에 탑재되는 베이스 다이(Base Die) 위에서 D램을 쌓고 TSV(실리콘관통전극)로 연결해 만들어진다. 반면 HBM4는 파운드리 기업이 시스템 반도체의 초미세 회로를 구현하기 위해 이용하는 로직(Logic) 선단 공정을 활용한다. 초미세 공정을 사용하면 웨이퍼에 더 많은 회로를 새길 수 있어 고객들이 원하는 다양한 기능을 추가할 수 있기 때문이다.

업계 관계자는 "HBM의 성능이나 에너지 효율이 향상될수록 기존 D램 공정으로 생산하기에는 한계가 있다"며 "HBM4부터 I/O(데이터 전송 통로) 개수도 늘어나기 때문에 로직 선단 공정을 활용하게 된 것"이라고 말했다. 5세대 HBM인 HBM3E의 I/0는 1024개에 불과하지만 HBM4 I/O는 2048개로 2배 늘어난다.

SK하이닉스에 밀려 HBM 주도권을 놓친 삼성전자는 HBM4부터 반전을 모색 중이다. 특히 파운드리를 활용해 HBM4를 제조한 이후 패키지까지 원스톱 솔루션을 제공할 수 있는 세계 유일의 종합반도체회사(IDM)임을 강조하고 있다. 삼성전자는 최근 코엑스에서 열린 '삼성 파운드리 포럼'에서 핀펫(FinFET) 공정을 이용한 HBM4 생산을 검토하고 있다고 밝혔다.

SK하이닉스가 HBM 경쟁력을 강화하기 위해 TSMC와의 동맹을 강화했다. 그래픽=이찬희 기자

김주선 사장도 같은 날 'AI 메모리 기술의 새로운 가능성을 열다'라는 주제로 TSMC와의 협력을 통한 HBM 경쟁력을 소개할 것으로 보인다. 앞서 SK하이닉스는 지난 4월 TSMC와 MOU(업무협약)를 체결하며 HBM 기술 리더십을 강화해 나가기로 했다고 밝혔다.

TSMC는 네덜란드에서 열린 TSMC 유럽 기술 심포지엄에서 HBM4에 12나노미터(㎚·10억분의 1m)급 공정과 5나노급 공정 기술을 적용할 것이라고 공개했다. 현재 12단 HBM3E는 최대 36GB의 용량을 지원하지만 TSMC는 12나노 공정으로 12단 HBM4 용량을 48GB로, 16단은 64GB로 구현할 수 있다고 설명했다. 이어 초당 1.18TB 이상의 대역폭은 2TB를 초과할 수 있다고 덧붙였다. 또 5나노 공정을 활용하면 HBM4를 3D 패키징을 활용할 수 있다고 강조했다. 이는 HBM을 GPU(그래픽저장장치) 옆이 아닌 위로 붙여 데이터 처리 속도와 전력 효율성을 높일 수 있다는 뜻이다.